Разработка DFT архитектуры проекта. Интеграция BSD, BIST, ATPG как в плоских так и в иерархических проектах. Ведение документации .
Разработка RTL представлений IP блоков. Опыт работы DFT design engineer, участие в командной работе. Работа с Tessent/TetraMAX.
Подготовка внутренней рабочей конструкторской документации на разрабатываемый блок. Подготовка RTL модели и средств тестирования разрабатываемого устройства. Разработка IP-XACT, SDC...
Уверенное владение как минимум одним языком описания аппаратуры: SystemVerilog/Verilog/VHDL. Владение RTL-симулятором (любой вендор), опыт верификации или сопровождения...
Разработка и улучшение алгоритмов обработки навигационных сигналов, , инерциальной навигации, SPP, RTK, PPP, пространственной селекции. Программирование алгоритмов, моделирование, исследования.
Высшее образование физическое или математическое. Знание основ цифровой обработки сигналов. Знание базовых алгоритмов и структур данных. Базовый уровень C.
Создание топологии аналоговых модулей Virtuoso Layout XL. Физическая верификация: DRC, LVS, ERC. RC экстракция, отладка топологических решений. EM/IR анализ...
Высшее техническое образование. Знание английского языка. Опыт работы в субмикронных техпроцессах. Опыт работы в Cadence Virtuoso, Spectre, Mentor Calibre.
Участие в разработке тестового плана функциональной верификации для сетевых СФ-блоков/СнК (системы на кристалле). Разработка среды верификации сетевого процессора.
Опыт разработки ПО на языках высокого уровня. Опыт разработки кода с применением ООП. Опыт программирования на С++. Знание стека протоколов...
Разработка цифровых блоков ASIC. Логический синтез цифровых схем.
Опыт выполнения логического синтеза. Опыт разработки RTL с использованием языков Verilog/SystemVerilog. Опыт сопровождения верификации RTL разрабатываемых блоков.
Разработка тестового плана функциональной верификации для СФ-блока/СнК. Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog...
Опыт разработки кода на Verilog/SystemVerilog. Опыт разработки или верификации цифровых схем. Опыт программирования на С/С++. Понимание ООП.
Реализация топологического маршрута rtl-gds. Логический синтез RTL. и формальная верификация. Физический синтез. Физическая верификация. Signoff проверки.
Опыт работы в Linux. Навыки программирования на скриптовых языках. Знание маршрута проектирования ИМС. Опыт работы по проектированию топологии на САПР.
