Проектирование интегральных RFIC PLL (от 500 МГц) по КМОП технологии. Проектирование целочисленных/дробных PLL. Разработка сопутствующих блоков: CP, PFD, петлевые...
Высшее техническое образование. Опыт проектирования КМОП PLL (integer/fractional). Опыт разработки подблоков PLL: PFD, CP, Loop Filter, VCO, Prescaller, Divider.
Разработка драйверов загрузчика U-Boot и ядра Linux для поддержки СнК и встраиваемых систем. (в зависимости от задачи и режима...
Опыт программирования на одном из языков C, assembler не менее 5 лет. Опыт разработки сложного проекта, например: Опыт программирования и...
Разработка тестового плана функциональной верификации для СФ-блока/СнК. Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog.
Опыт верификации СФ-блоков и СнК. Опыт разработки кода на Verilog/SystemVerilog. Опыт программирования на С/С++. Понимание принципов цифровой...
Разработка схемотехнических решений аналоговых блоков. Верификация разрабатываемых схемотехнических решений. Отладка схемотехнических решений с учетом экстракции паразитных элементов из топологии.
Высшее техническое образование. Опыт разработки аналоговых блоков с использованием cadence virtuoso. Знание и понимание анализов DC/AC/TRAN/Noise/HB...
Разработка стратегии и тестового плана функциональной верификации цифровых блоков микросхем смешанного сигнала. Разработка компонентов верификационного окружения. Написание поведенческих моделей для...
Навыки программирования на C/C++. Представление об ООП, UVM. Представление о маршруте проектирования микросхем. Представление о процессе функциональной верификации.
Разработка схемотехнических решений аналоговых и цифровых блоков для оснастки разрабатываемых СБИС (аналогово-цифровые микросхемы). Анализ современной ЭКБ, выбор ЭРИ для...
Наличие высшего технического образования. Опыт работы в аналогичной должности от 2 лет. Владение пакетом Altium Designer. Будет преимуществом: Понимание методик...
Разработка тестового плана функциональной верификации для СФ-блока/СнК. Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog...
Опыт разработки кода на Verilog/SystemVerilog. Опыт разработки или верификации цифровых схем. Опыт программирования на С/С++. Понимание ООП.
Валидация входного нетлиста и файла временных ограничений. Проектирование планировки кристалла. Проектирование сетки питания. Размещение стандартных ячеек. Трассировка. Физическая верификация.
Высшее техническое образование. Опыт в проектировании топологии цифровых и цифро-аналоговых СБИС. Знание маршрутов изготовления СБИС. Знание инструмента физического синтеза...
Разработка тестового плана функциональной верификации для СФ-блока/СнК. Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog.
Опыт верификации СФ-блоков и СнК. Опыт разработки кода на Verilog/SystemVerilog. Опыт программирования на С/С++. Понимание принципов цифровой...
Разработка схемотехнических решений аналоговых блоков. Верификация разрабатываемых схемотехнических решений. Отладка схемотехнических решений с учетом экстракции паразитных элементов из топологии.
Высшее техническое образование. Опыт разработки аналоговых блоков с использованием cadence virtuoso. Знание и понимание анализов DC/AC/TRAN/Noise/HB...
